



Pre_sat_add 文件上传

题目编号 1394-1595



分段饱和加法



1、简介



将两个 32 位输入分别看成四个互不相关的 8 位无符号数，对应字节分别做饱和加法。



2、功能要求

对每个字节位置分别执行无符号加法，并独立饱和；任何字节的进位都不得影响相邻字节。等价地，对 $i=0,1,2,3$ ：

$$\text{out}_i = \min(a_i + b_i, 255)$$

其中 $a_i=a[8*i+7:8*i]$ ， $b_i=b[8*i+7:8*i]$ ， $\text{out}_i=\text{out}[8*i+7:8*i]$ 。

3、模块规格

模块名： sat_add

信号名	方向	描述
a[31:0]	I	四个 8 位无符号加数
b[31:0]	I	四个 8 位无符号加数
out[31:0]	O	四个独立饱和加法结果

4、输入输出样例

输入： a=32'h01FF807F，b=32'h02018081

输出： out=32'h03FFFFFF

解释：最低字节 $7F+81=100$ ，溢出后饱和为 FF；其他字节也分别独立计算，不跨字节传递进位。



- 使用 Verilog HDL，提交文件中的模块名必须为 `sat_add`。
- 端口名称、方向和位宽须与模块规格完全一致。
- 设计为组合逻辑，不得依赖时钟或初始值。
- 模块内不得包含 `$display`、`$monitor` 等仿真输出语句。



提交 Pre_sat_add

选择工具链

 ise 

 点击/拖拽选择文件

 提交

提交记录

[查看提交历史](#)

ID	1165913
提交时间	2026-09-29 14:07:09
评测结果	 